Aufgaben:Aufgabe 1.6: Cyclic Redundancy Check (CRC4): Unterschied zwischen den Versionen

Aus LNTwww
Wechseln zu:Navigation, Suche
Zeile 60: Zeile 60:
 
{{ML-Kopf}}
 
{{ML-Kopf}}
  
'''(1)''' 
+
'''(1)'''  Aufgrund des größten Zählerexponenten ($D^{11}$) und des höchsten Nennerexponenten ($D^{4}$) kann der Vorschlag $E(D) = D^{5} + D^{3} + 1$ als Ergebnis ausgeschlossen werden $\Rightarrow E(D) = D^{7} + D^{5} + D^{3} + 1$. Die Modulo–2–Multiplikation von $E(D)$ mit dem Generatorpolynom $G(D) = D^{4} + D + 1$ liefert:
'''(2)''' 
+
:$$E(D) \cdot G(D) \ = \ (D^7+ D^5+D^3+1)\cdot (D^4+ D+1) \ = \ $$
'''(3)''' 
+
:$$\hspace{2.2cm} \ = \ D^{11}+D^8+D^7+D^9+D^6+D^5+$$
'''(4)''' 
+
:$$\hspace{2.2cm} \ + \ D^7+D^4+D^3+D^4+ D+1 \hspace{0.05cm}.$$
'''(5)''' 
+
Zu berücksichtigen ist hierbei, dass bei Modulo–2–Rechnungen $D^{4} + D^{4} = 0$ gilt. Damit ergibt sich der folgende Rest:
'''(6)''' 
+
:$$R(D) = D^{11}+D^9+D^8+D^6+D^5- E(D) \cdot G(D) = D^3+D+1 \hspace{0.05cm}.$$
'''(7)''' 
+
Richtig ist somit <u>der Lösungsvorschlag 2</u>.
 +
 
 +
'''(2)'''&nbsp; [[Datei:P_ID1628__Bei_A_1_6b.png|right|frame|Registerbelegungen bei CRC4]]
 +
Aus dem Ergebnis der Aufgabe (1) folgt:
 +
:$${\rm CRC0 = 1},\hspace{0.2cm}{\rm CRC1 = 1},$$
 +
:$$\hspace{0.2cm}{\rm CRC2 = 0},\hspace{0.2cm}{\rm CRC3 = 1}\hspace{0.05cm}.$$
 +
Die Tabelle zeigt einen zweiten Lösungsweg auf: Sie enthält die Registerbelegungen der gegebenen Schaltung zu den Taktzeiten 0, ... , 8.
 +
 
 +
'''(3)'''&nbsp; Der Empfänger teilt das Polynom $P(D)$ der Empfangsfolge durch das Generatorpolynom $G(D)$. Liefert diese Modulo–2–Division den Rest $R(D) = 0$, so wurden alle $12 \ \rm Bit$ richtig übertragen. Dies trifft für den zweiten Lösungsvorschlag zu, wie ein Vergleich mit den Aufgaben (1) und (2) zeigt. Es gilt ohne Rest:
 +
:$$(D^{11}+D^9+D^8+D^6+D^5+D^3+D+1) : (D^4+ D+1)= D^7+D^5+D^3+1 \hspace{0.05cm}.$$
 +
Bei Lösungsvorschlag 1 wurde das 6. Informationsbit verfälscht, beim letzten das CRC1–Bit. Richtig ist somit nur der <u>Lösungsvorschlag 2</u>.
 +
 
 +
 
 +
'''(4)'''&nbsp; Die folgende Grafik verdeutlicht die Modulo–2–Divisionen für die drei angegebenen Empfangsfolgen in vereinfachter Form (mit Nullen und Einsen). Man erkennt, dass nur bei der Folge 2 die Division ohne Rest möglich ist. Richtig sind also <u>die Lösungsvorschläge 1 und 3</u>.
 +
[[Datei:P_ID1629__Bei_A_1_6d.png|center|frame|Polynomdivision der drei Empfangsfolgen]]
 +
In ausgeschriebener Form lauten die Polynomdivisionen:
 +
:$$\ (1) \ \hspace{0.2cm}(D^6+D^5+D^4+1) : (D^4+ D+1)\hspace{0.3cm}\Rightarrow \hspace{0.3cm}{\rm Rest}\hspace{0.15cm}D^3+ D+1\hspace{0.05cm},$$
 +
:$$\ (2) \ \hspace{0.2cm}(D^7+D^6+D^5+D^4+1) : (D^4+ D+1)\hspace{0.3cm}\Rightarrow \hspace{0.3cm}{\rm ohne \hspace{0.15cm}Rest}\hspace{0.05cm},$$
 +
:$$\ (3) \ \hspace{0.2cm}(D^7+D^6+D^5+D^4+D^3+1) : (D^4+ D+1) \hspace{0.3cm}\Rightarrow \hspace{0.3cm}{\rm Rest}\hspace{0.15cm}D^3\hspace{0.05cm}.$$
  
 
{{ML-Fuß}}
 
{{ML-Fuß}}

Version vom 29. November 2017, 19:09 Uhr


Bildung der CRC4-Prüfsumme

Die Synchronisation geschieht beim Primärmultiplexanschluss jeweils im Kanal $0$ – dem Synchronisationskanal – eines jeden Rahmens. Bei ungeraden Zeitrahmen (Nummer 1, 3, ... , 15) überträgt dieser das sog. Rahmenkennwort mit dem festen Bitmuster X001 1011, während jeder gerade Rahmen (mit Nummer 2, 4, ... , 16) das Meldewort X1DN YYYY beinhaltet. Über das D–Bit und das N–Bit werden Fehlermeldungen signalisiert. Die vier Y–Bits sind für Service–Funktionen reserviert.

Das X–Bit wird jeweils durch das CRC4–Verfahren gewonnen, dessen Realisierung in der Grafik dargestellt ist. Aus jeweils acht Eingangsbits – in der gesamten Aufgabe wird hierfür die Bitfolge 1011 0110 angenommen – werden durch Modulo–2–Additionen und Verschiebungen die vier Prüfbits CRC3, ... , CRC0 gewonnen, die dem Eingangswort in dieser Reihenfolge hinzugefügt werden.

Bevor das erste Bit in das Register geschoben wird, sind alle Register mit Nullen belegt:

$${\rm CRC3 = CRC2 =CRC1 =CRC0 = 0}\hspace{0.05cm}.$$

Nach $8$ Schiebetakten steht in den vier Registern CRC3, ... , CRC0 die CRC4–Prüfsumme.

Die Anzapfungen des Schieberegisters sind $g_{0} = 1, g_{1} = 1, g_{2} = 0, g_{3} = 0$ und $g_{4} = 1$. Das dazugehörige Generatorpolynom lautet:

$$G(D) = D^4 + D +1 \hspace{0.05cm}.$$

Die sendeseitige CRC4–Prüfsumme erhält man auch als Rest der Polynomdivision

$$(D^{11} +D^{9} +D^{8}+D^{6}+D^{5})/G(D) \hspace{0.05cm}.$$

Das Divisorpolynom ergibt sich aus der Eingangsfolge und vier angehängten Nullen: 1011 0110 0000. Auch die CRC4–Überprüfung beim Empfänger (siehe Teilaufgabe 4) kann durch eine Polynomdivision dargestellt werden. Sie lässt sich durch eine Schieberegisterstruktur in ähnlicher Weise realisieren wie die sendeseitige Gewinnung der CRC4–Prüfsumme.


Hinweis:

Die Aufgabe gehört zum Themengebiet von ISDN–Primärmultiplexanschluss des vorliegenden Buches. Zur Lösung der Aufgabe werden einige Grundkenntnisse der Kanalcodierung vorausgesetzt.

Fragebogen

1

Welches Ergebnis E und welchen Rest R liefert die Polynomdivision $(D^{11} + D^{9} + D^{8} + D^{6} + D^{5}) : (D^{4} + D + 1)?

$E(D) = D^{5} + D^{3} + 1, R(D) = D^{3} + D$,
$E(D) = D^{7} + D^{5} + D^{3} + 1, R(D) = D^{3} + D + 1$,
$E(D) = D^{7} + D^{5} + D^{3} + 1, R(D) = 0$.

2

Wie lautet die CRC–Prüfsumme?

$CRC0 \ = \ $

$CRC1 \ = \ $

$CRC2 \ = \ $

$CRC3 \ = \ $

3

Am Empfänger kommen folgende Bitfolgen an, jeweils 8 Informationsbits + (CRC3, CRC2, CRC1,CRC0). Wann liegt kein Bitfehler vor?

1011 0010 1011,
1011 0110 1011,
1011 0110 1001.

4

Welche empfangene Bitfolgen wurden bei der Übertragung verfälscht?

0000 0111 0010,
0000 1111 0010,
0000 1111 1010.


Musterlösung

(1)  Aufgrund des größten Zählerexponenten ($D^{11}$) und des höchsten Nennerexponenten ($D^{4}$) kann der Vorschlag $E(D) = D^{5} + D^{3} + 1$ als Ergebnis ausgeschlossen werden $\Rightarrow E(D) = D^{7} + D^{5} + D^{3} + 1$. Die Modulo–2–Multiplikation von $E(D)$ mit dem Generatorpolynom $G(D) = D^{4} + D + 1$ liefert:

$$E(D) \cdot G(D) \ = \ (D^7+ D^5+D^3+1)\cdot (D^4+ D+1) \ = \ $$
$$\hspace{2.2cm} \ = \ D^{11}+D^8+D^7+D^9+D^6+D^5+$$
$$\hspace{2.2cm} \ + \ D^7+D^4+D^3+D^4+ D+1 \hspace{0.05cm}.$$

Zu berücksichtigen ist hierbei, dass bei Modulo–2–Rechnungen $D^{4} + D^{4} = 0$ gilt. Damit ergibt sich der folgende Rest:

$$R(D) = D^{11}+D^9+D^8+D^6+D^5- E(D) \cdot G(D) = D^3+D+1 \hspace{0.05cm}.$$

Richtig ist somit der Lösungsvorschlag 2.

(2) 
Registerbelegungen bei CRC4

Aus dem Ergebnis der Aufgabe (1) folgt:

$${\rm CRC0 = 1},\hspace{0.2cm}{\rm CRC1 = 1},$$
$$\hspace{0.2cm}{\rm CRC2 = 0},\hspace{0.2cm}{\rm CRC3 = 1}\hspace{0.05cm}.$$

Die Tabelle zeigt einen zweiten Lösungsweg auf: Sie enthält die Registerbelegungen der gegebenen Schaltung zu den Taktzeiten 0, ... , 8.

(3)  Der Empfänger teilt das Polynom $P(D)$ der Empfangsfolge durch das Generatorpolynom $G(D)$. Liefert diese Modulo–2–Division den Rest $R(D) = 0$, so wurden alle $12 \ \rm Bit$ richtig übertragen. Dies trifft für den zweiten Lösungsvorschlag zu, wie ein Vergleich mit den Aufgaben (1) und (2) zeigt. Es gilt ohne Rest:

$$(D^{11}+D^9+D^8+D^6+D^5+D^3+D+1) : (D^4+ D+1)= D^7+D^5+D^3+1 \hspace{0.05cm}.$$

Bei Lösungsvorschlag 1 wurde das 6. Informationsbit verfälscht, beim letzten das CRC1–Bit. Richtig ist somit nur der Lösungsvorschlag 2.


(4)  Die folgende Grafik verdeutlicht die Modulo–2–Divisionen für die drei angegebenen Empfangsfolgen in vereinfachter Form (mit Nullen und Einsen). Man erkennt, dass nur bei der Folge 2 die Division ohne Rest möglich ist. Richtig sind also die Lösungsvorschläge 1 und 3.

Polynomdivision der drei Empfangsfolgen

In ausgeschriebener Form lauten die Polynomdivisionen:

$$\ (1) \ \hspace{0.2cm}(D^6+D^5+D^4+1) : (D^4+ D+1)\hspace{0.3cm}\Rightarrow \hspace{0.3cm}{\rm Rest}\hspace{0.15cm}D^3+ D+1\hspace{0.05cm},$$
$$\ (2) \ \hspace{0.2cm}(D^7+D^6+D^5+D^4+1) : (D^4+ D+1)\hspace{0.3cm}\Rightarrow \hspace{0.3cm}{\rm ohne \hspace{0.15cm}Rest}\hspace{0.05cm},$$
$$\ (3) \ \hspace{0.2cm}(D^7+D^6+D^5+D^4+D^3+1) : (D^4+ D+1) \hspace{0.3cm}\Rightarrow \hspace{0.3cm}{\rm Rest}\hspace{0.15cm}D^3\hspace{0.05cm}.$$